bandao.com半岛(bandao·中国)电子科技-智能GaN降压控制器设计——第1部分：考虑因素和测量方法

【导读】同步转换器的事情道理是瓜代切换节制开关及同步开关器件（凡是是FET）的通断状况。时序的微小误差，于纳秒标准上便会激发两难困境：若两个开关管导通切换的间隙（死区时间）太长，体系效率会因GaN器件独有的高反向导通压损而年夜幅降落；若其间隙太短，则可能发生致命的“纵贯”征象，致使电流直冲、器件刹时过热损毁。是以，冲破传统固定死区时间的局限，经由过程智能、自顺应的节制计谋与精准的丈量手腕来动态优化这一刻度，已经成为开释GaN全数潜能、改造下一代高密度电源设计的决胜要害。本文是关在智能GaN降压节制器设计的两篇文章中的第一篇，会商了所触及的动态特征和其准确丈量要领。

择要

同步转换器的事情道理是瓜代切换节制开关及同步开关器件（凡是是FET）的通断状况。时序的微小误差，于纳秒标准上便会激发两难困境：若两个开关管导通切换的间隙（死区时间）太长，体系效率会因GaN器件独有的高反向导通压损而年夜幅降落；若其间隙太短，则可能发生致命的“纵贯”征象，致使电流直冲、器件刹时过热损毁。是以，冲破传统固定死区时间的局限，经由过程智能、自顺应的节制计谋与精准的丈量手腕来动态优化这一刻度，已经成为开释GaN全数潜能、改造下一代高密度电源设计的决胜要害。本文是关在智能GaN降压节制器设计的两篇文章中的第一篇，会商了所触及的动态特征和其准确丈量要领。

弁言

于电源转换范畴引入氮化镓(GaN)等宽带隙FET器件，可以或许实现更高的能量密度、更快的开关速率及更低的损耗，这重要患上益在这种器件显著降低的栅极电容(Cg)。然而，GaN FET的VGS限定很是严酷，且其不具有体二极管。是以，假如为了不栅极振铃而降低栅极摆率，则于较长死区时间下，反向导通损耗会年夜幅增长。此外，GaN FET一样轻易遭遇纵贯效应的有害影响。是以，为了充实使用这种器件，必需优化死区时间。来看一下图1所示的典型运用。这是一种15 V至36 VIN、12 V/15 A降压转换器，采用LTC7891。这款器件专门设计用在驱动GaN器件。咱们将以此运用电路为例，切磋怎样正确丈量死区时间及过冲，同时优化栅极电阻。

图1.800 kHz、15 V到36 VIN、12 V降压型稳压器提供高达15 A的输出

关在开关操作的思量因素

这款降压转换用具有智能近零死区时间，其开关收集由驱动节制开关Q1顶部栅极(TG)及同步开关Q2底部栅极(BG)的节制器构成。顶部栅极经由过程零丁的上拉/下拉电阻（TGUP、TGDN）驱动，底部栅极经由过程零丁的上拉/下拉电阻（BGUP、BGDN）驱动。每一个开关周期中的开关电流畅用输出滤波器收集L1及COUT举行平均，孕育发生一个不变输出电压。

抱负转换器的开关没有能量损耗，其通断会瞬时完成且彻底同步。然而，虽然GaN FET因其低电容而可以或许比其他技能更快地导通及关断，但于节制器指令开关导通与开关到达彻底导通状况之间仍存于延迟。开关的关断也是云云。因为这类延迟，开关存于转换损耗，组成了开关操作总损耗中不成纰漏的主要部门。这些损耗会转化为开关热量，从而影响效率，并终极对于FET的运行施加热限定。怎样有用应答这些由非抱负开关施加的限定呢？

假如两个开关同时彻底导通（哪怕连续时间很是短暂），低RDS(ON)将造成VIN与GND之间短路，终极将致使开关完全掉效。假如两个开关均处在部门导通状况，高泄电流将致使瞬时高温，此征象会导致开关蒙受热应力，进而缩短其利用寿命。这类环境就是所谓的“纵贯”（图2）。于初始切换阶段，约莫有8 ns的死区时间，开关电流起首以正常di/dt速度到达输入电流程度，随后跟着电感充电而逐渐上升。下一转换阶段具备对于称的上升沿及降落沿，两个晶体管可以同时处在部门导通状况，致使漏极电流呈现较着的尖峰，但仍低在I(DS)MAX。末了的转换阶段答应导通时间堆叠2 ns，漏极电流尖峰远超FET额定漏极电流。

图2.死区时间不足致使的纵贯

为了不这类环境，节制器关断一个开关后，应延迟另外一个开关的导通，此延迟时间被称为死区时间。只有设定的死区时间充足长，使器件有充足时间完成彻底导通及彻底关断状况的转换，才能避免纵贯征象（图2）。可是，假如此时间太长会发生甚么？MOSFET具备寄生二极管，它会于FET仍处在关断状况的同时，箝位开枢纽关头点并避免反向击穿。FET彻底导通所需的时间越长，这类暂态VF × IDS功率损耗对于效率的影响就越年夜。只有当FET彻底导通后，才能用低患上多的IDS2 × RDS(ON)损耗替换（凡是为0.8 V到1.0 V的）VF × IDS功率损耗。GaN FET则没有这类体二极管布局。于反向电压下，GaN FET会箝位于高患上多的电位，横向晶体管布局的典型箝位电压为2 V。这象征着，纵然是适中的死区时间，也会造成太高的功率损耗，是以GaN FET节制器需要尽可能削减死区时间。为相识决这一问题，基在MOSFET的设计凡是于同步开关的MOSFET两头并联一个肖特基二极管，以降低死区时期的正向压降。然而，于GaN所合用的高频开关运用中，二极管的结电容会迅速成为损耗的重要来历。与这些思量因素相干的利弊衡量如表1所示。

表1.48 V至12 V、500 kHz FSW、20 ns死区时间下的损耗

表2.DTC模式配置

基在GaN的设计此刻好像堕入了两难境界。死区时间设定太短，可能致使纵贯妨碍，使开关器件刹时损毁；而死区时间设定太长，则可能激发过热，致使器件因焊点掉效而从电路板脱落。怎样于高效转换与足够安全裕度之间取患上适量的均衡？解决这一难题的最简朴要领，也许是选器具备智能近零死区时间或者芯片级自顺应死区特征的转换器。LTC7890及LTC7891降压节制器别离是双通道/单通道降压设计，专门用在驱动GaN FET，具备引脚可选的智能近零死区时间、自顺应死区时间及周详电阻可调死区时间节制选项。这类架构可以或许巧妙地丈量现实VGS及VSW电平，从而智能地节制时序，确保驱动任何器件时都能实现切确性及安全性。其焦点于在经由过程快速调解来精准节制死区时间。与传统的开环栅极驱动差别，它会及时调解死区时间，确保开关的导通及关断彻底根据节制器的指令发生，而非受栅极旌旗灯号、寄生栅极电阻及电容所摆布。如许不仅能有用降低反向导通损耗，还有能充实使用GaN固有的近零反向恢复损耗特征。关在这些事情模式的完备指南，请拜见表2。用户只需验证设定的模式及时序是否准确实现。不外，验证历程自己也存于一些挑战，设计职员必需起首解决这些挑战。

丈量及结构思量因素

要正确丈量死区时间及过冲波形，必需高度器重探测技能和实在施。相对于在MOSFET，GaN FET具备很是严酷的VGS限定，其典型值为5 V，而ABSMAX为+6 V到-4 V。强栅极驱动联合寄生电抗元件会致使振铃，即便短暂的电压偏移也可能毁坏GaN器件。与MOSFET比拟，GaN栅极对于驱动引脚揭示出更低的电容，这一特征使GaN于高频运用中更有上风。然而，探头自己会引入寄生电抗元件，可能会使波形掉真，致使丈量成果没法正确反应栅极于未被探测时的真实体现。用手握住探头并利用起码的辅助装备，是一种存于较年夜危害的做法。手一旦滑脱，后果可能相称严峻。传统的鳄鱼夹引线也不合适这类环境。假如顶部栅极及开枢纽关头点的回流路径设置合理，传统上保举利用定制尾纤探测技能，以得到优良的示波器丈量成果（图3）。但对于在浮空顶部栅极，这类探测要领依然存于问题。一种解决方案是利用诸如MMCX样式的毗连器，或者利用可以适配MMCX探头尖真个排针。底部栅极可将接地端作为基准，而顶部栅极可将开关作为基准，是以必需利用某种情势的断绝探头。于顶部栅极的丈量中，光学探头（例如Tektronix TIVP或者漂移更小的新型TICP）可以提供这类断绝，并使用MMCX毗连器。图4显示了一个正于举行的典型LTC7891死区丈量设置，MMCX毗连器位在FET栅极引脚正下方，并耦合到1 GHz光学探头。

图3.对于底部栅极及开关运用适量的探头技能，有用降低振铃伪影

图4.Tektronix TIVP100光学探头经由过程MMCX毗连器毗连到顶部栅极

毗连器自己是就是一种衡量的表现。外貌贴装MMCX毗连器会占用电路板空间，这对于在那些要求紧凑结构及高功率密度的设计而言，无疑是一个问题。假如毗连器被（抱负地）直接部署在FET的栅极及源极引脚之间，且不引入分外的栅极走线，这可能致使结构比预期更分离。另外一方面，若将毗连器放置于结构的边沿，则会引入分外的走线电感及电阻，进而降低丈量正确度。另外一种方案是利用通孔接头，这些接头仅用在丈量，于终极装置时可移除了。可是，这类方案需要借助适配器，不仅会略微增长寄生效应，还有要于焊盘重叠布局的所有层上都预留环形启齿。经由过程合理衡量各项因素并优化电路结构，可有用按捺探头寄生参数引起的过冲与振铃（图5）。红框中的原始结构将MMCX毗连器安稳毗连到开枢纽关头点，栅极节点经由过程通孔及内部走线毗连到GaN FET的栅极焊盘。红色波形显示振铃幅度跨越+6.4 V/–9.1 V。仍利用不异的2.2 Ω上拉/1.0 Ω下拉栅极电阻，但修改蓝框中的结构，将MMCX本体与开枢纽关头点分隔，代之以开尔文毗连，由此测患上的蓝色波形显示，顶部栅极关断时的振铃幅度降低至+2.4 V/–1.8 V。值患上留意的是，纵然只是对于电路结构举行些许调解，也可能显著影响过冲的丈量成果，而这一参数对于在按捺过冲并防止GaN FET被过分驱动至关主要。

图5.顶部栅极关断波形，显示了探头毗连中寄生参数的影响。红色：非开尔文毗连；蓝色：基在开尔文毗连的MMCX毗连器。20 ns/div、2 V/div利用Tektronix TIVH 1 GHz光学探头。

一旦丈量技能获得验证，验证死区时间的历程即可最先。不管采用哪一种探头丈量顶部波形，第一步始终是使用一个大众旌旗灯号源，对于探头举行相对于在底部旌旗灯号的去偏斜处置惩罚。死区时间是相对于的，只要大众旌旗灯号无任何程度偏移，那末一个通道相对于在另外一个通道的偏斜就可有可无。这也有助在确保增益偏差及掉调（光学探头的常见问题）获得改正，或者者至少知道存于偏差及掉调，以便于丈量落伍行调解。于收罗用在决议计划的数据以前，务必让光学探头到达热不变状况。此外，凡是建议记载所有增益及掉调设置。

完成设置后，应于应力最低的电压及电流下（降压节制器利用较低VIN，升压节制器利用较高VIN）举行基线丈量，然后再挑战设计的功率极限。栅极过冲会跟着输入电压及输出电流的变化而变化，假如设计的裕度有限，最佳于到达极限应力以前发明并改正过冲问题。假如用在测试的示波用具有参考光标，建议将光标放置于GaN VG数据手册规格的上限及下限处，以便直不雅地查看可接管的规模。利用开枢纽关头点波形来触发并叠加顶部及底部栅极波形，以得到死区时间的最好图象。最佳利用差分或者光学探头来丈量顶部栅极波形。假如丈量必需相对于在接地端举行，凡是建议利用示波器波形数学函数（假如可用），从顶部栅极节点输入中减去开枢纽关头点，以得到一个基在虚地的波形举行阐发。

结语

本文概述了关在结构、探测及数据收罗的准确技能。把握这些技能后，体系设计职员于采用LTC7890及LTC7891降压节制器实现基在GaN的设计时，将能更有掌握地确保设计的稳健性。完成原型搭建并于测试台上正确丈量波形后，设计职员就能够选择配置，然后优化栅极驱动旌旗灯号。这方面的内容将于“智能GaN降压节制器设计——第2部门：配置及优化”中先容。

保举浏览：

统筹效率与瞬态相应：用在进步前辈SoC的低压年夜电流数字电源治理方案

官宣！罗克韦尔主动化与Lucid深化互助，共建沙特首个电动汽车“聪明工场”

算力与及时性双冲破！兆易立异发布GD32H7系列MCU，笼罩更广泛高机能运用

低功耗与高靠得住兼患上！Cadence与微软联袂，共推面向将来AI的基础举措措施内存技能

学子专区—ADALM2000试验指南：二极管环形调制器的设计